Cadence
• 職責:Pre-Silicon 功能驗證、形式驗證與 UVM 模擬、AI 輔助驗證方法開發 • 領域:半導體設計驗證 / AI 輔助 EDA • 技能:Formal Verification、UVM、SystemVerilog、AI 工具整合 • 亮點:結合 AI 與傳統驗證方法,適合熟悉 EDA 工具並想探索 AI 輔助晶片驗證的工程師
發布日期:Posted 9 Days Ago